...件 布局、器件放置(Placement) 当模块宏观的位置确定后,就在相应的区域内放置标准单元级的电路 时钟树综合(Clock Tree Synthesis) 为了满足时序收敛的要求(Timing Closure),保证每个模块及每个 寄存器的时钟输入的相位误差最小,必须在时钟源到寄存器最短的通 路...
基于100个网页-相关网页
...k concurrent optimization technology）的公司，令市场惊艳的是，该公司以新的物理实现方法时脉树合成（clock tree synthesis），达成大家都在搔头苦思的，更省电的目标。
基于48个网页-相关网页
low power clock tree synthesis 低功耗时钟树综合
In the thesis, we make a deep research on the key technology in ASIC backend design, such as Floorplan, Power-supply distributed design, Clock Tree Synthesis, NanoRouting, Layout Verification.
深入研究了布局规划、电源网络分配、时钟树综合、详细布线以及物理验证等后端设计关键技术。
参考来源 - 基于ASIC实现雷达信号处理芯片的后端设计·2,447,543篇论文数据，部分数据来源于NoteExpress
And the clock tree synthesis is the most critical factor in timing closure.
本论文对时钟树综合中的几个最关键问题进行深入研究。
The correct test results of the chip also verify the effectiveness of this clock tree synthesis program.
芯片测试结果的正确也验证了这种时钟树综合方案的有效性。
The results indicate that, compared with the results obtained by the automatic clock tree synthesis, better results can be obtained by the proposed method.
结果表明，用文中方法设计时钟树结构能得到比自动时钟树分析更好的效果。
应用推荐